1 概述

1.1 产品概述

低功耗 ODS507x 采用高性能的 ARM® Cortex®-M0+的 32 位微控制器，最高可工作于 96MHz，采用高速的嵌入式闪存（SRAM 最大 16KB，程序/数据闪存最大 128KB，读取速度为 48M/Word）。本产品集成 I2C、SPI、UART 多种标准接口。集成 12bit A/D 转换器、8-Bit 数模转换器 DAC、可编程增益放大器 PGA、模拟比较器 ACMP、温度传感器。其中 12bit A/D 转换器可以于采集外部传感器信号，降低系统设计成本。芯片内集成的温度传感器则可实现对外部环境温度实时监控。集成看门狗定时器、32 位通用定时器 Timer13/14/15/16，可以满足不同条件下的时钟需求。此外，还集成了除法与开方单元，MCPWM 模块，增强型 DMA，HALL 信号处理模块，QEP 正交编码器模块。

ODS507x 还具有出色的低功耗性能，支持睡眠和深度睡眠两种低功耗模式。在部分掉电的深度睡眠模式下功耗约 8uA，深度睡眠模式支持定时唤醒，引脚唤醒。

这些特点使得 ODS507x 微控制器系列可广泛适用三相直流无刷电机驱动控制、单相直流无刷电机驱动控制。

Revision 1.0 –Initial Release.This document is the first edition of the datasheet.Specifications are subject to change without notice upon further characterization. Always refer to the latest revision for final design.

版本 1.0（初版发布）。本手册为数据手册首发版本，规格可能随后续特性验证发生变更，最终设计请以最新修订版为准。

1.2 功能简述

◆ **超低功耗工作环境**

- 电源电压范围： 2.2V 到 3.6V
- 温度范围：-40°C 到 105°C
- 低功耗模式：睡眠模式，深度睡眠模式
- 深度睡眠模式下功耗：~8uA

◆ **内核资源**

- ARM 32bit-Cortex-M0+内核
- 工作频率: 32KHz~96MHz

◆ **计算单元**

- 支持硬件除法/开方/正余弦等

◆ **存储**

- 128kB 片内 FLASH，带 ECC 保护功能
- 16KB SRAM

◆ **复位系统**

- 支持上电复位 POR，掉电复位 BOR
- 支持低电压监测 PVD
- 支持看门狗复位
- 支持软件复位

◆ **GPIO**

- 最多可提供 40 个 IO
- 均可提供中断
- 支持上下拉功能

◆ **DMA**

- 6 通道独立 DMA
- 多个请求间的优先级可通过软件设置
- 支持循环的缓冲器管理

◆ **ADC**

- 12 位 SAR 结构 ADC
- 采样速率可到 1.5Msps
- 支持参考电压可选:
- VREF 档位：1.5V/2V/2.5V/3V/VDD
- 支持内部定时器定时触发
- 支持通道可编程轮询

◆ **PGA**

- 支持电机单/双/三电阻电流采样
- 支持 1x,2x,4x,8x,12x,16x,32x,64x 倍增益
- 支持内部比较器过流

◆ **TEMP**

- 支持内部节温检测 TJ
- 支持外部温度检测 TS

◆ **CAN 通信**

- 支持 CAN2.0

◆ **UART 通信**

- 支持波特率可编程
- 支持 LIN 协议

◆ **IIC**

- 支持标准速率（100Kb/s），快速速率（1Mb/s）

◆ **SPI**

- 支持主/从模式
- 最快传输速度为系统时钟 1/4

◆ **通用定时器**

- 4 个 32bit 通用定时器
- 支持捕获模式
- 支持比较模式

◆ **MCPWM 定时器**

- 支持 6 路互补或 12 路独立不交叠 PWM 输出
- 支持掩码及掩码预设
- 支持边沿/中心对齐
- 支持移相
- 支持死区可配
- 可用于触发 ADC

◆ **其他**

- 支持 HALL 滤波和捕获
- 支持 QEP 正交编码(CW/CCW 双脉冲)
- 支持 SWD 调试接口

◆ **安全功能**

- 128 位唯一 UID
- 128 位用户 UID
- 支持 Flash 加密，配置后在 Debug 模式下 Flash 不可读

1.3 命名规则

ODS 507 1 (N200) F B Q 8 ABC

Device series

O	= 灿瑞科技
D	= Driver
S	= SOC

Product type

503	= 入门级MCU
505	= 性价比MCU
507	= 高性能MCU

Device sub family

0	= 1 ADC
1	= 1 ADC,3.3V LDO
2	= 1 ADC,DCDC

Gate Driver Functions

NULL	= 仅MCU
A12	= 12V电机应用,集成MOS
A24	= 24V电机应用,集成MOS
P40	= 40V耐压PN驱动
N200	= 200V耐压双N驱动

Pin count

D	= 14 pins
L	= 16 pins
H	= 20 pins
M	= 24 pins
Y	= 28 pins
K	= 32 pins
F	= 40 pins
G	= 42 pins
U	= 44 pins
C	= 48 pins

Code size

4	= 16Kbyte Flash Memory
6	= 32Kbyte Flash Memory
8	= 64Kbyte Flash Memory
B	= 128Kbyte Flash Memory

Package

P	= TSSOP
T	= LQFP/TQFP
Q	= QFN
S	= SSOP

Temperature range

6	= -40~85°
8	= -40~105°
9	= -40~125°

Version

ABC	= ABC Version

图 1-1 灿瑞科技器件命名规则

1.4 产品选型表

所有系列的通用外设：6 通道独立 DMA、1 个 8 位 DAC、3 个可编程配置放大器 PGA、3 路传感器接口、2 个 SPI、IIC、UART 通讯外设。

表 1-1 产品选型表

系列	料号	Frequency(MHz)	Flash (kB)	RAM (kB)	Gate driver	Pre-drive supply (V)	Gate floating voltage (V)	Others	Package
507x	ODS5070-YBP8	96	128	16					TSSOP28
	ODS5070-KBQ8	96	128	16					QFN32
	ODS5070-FBQ8	96	128	16					QFN40
	ODS5071-N200FBQ8	96	128	16	6N	5.5-20	200	3.3V LDO	QFN40
	ODS5071-P40YBP8	96	128	16	3P3N	6.8-28		3.3V LDO	TSSOP28
505x	ODS5050-Y8P8	96	64	8					TSSOP28
	ODS5050-F8Q8	96	64	8					QFN40
	ODS5051-N200F8Q8	96	64	8	6N	5.5-20	200	3.3V LDO	QFN40
	ODS5051-P40Y8P8	96	64	8	3P3N	6.8-28		3.3V LDO	TSSOP28
503x	ODS5030-Y6P8	48	32	4					TSSOP28
	ODS5030-F6Q8	48	32	4					QFN40
	ODS5031-N200F6Q8	48	32	4	6N	5.5-20	200	3.3V LDO	QFN40
	ODS5031-P40Y6P8	48	32	4	3P3N	6.8-28		3.3V LDO	TSSOP28
全集成	ODS5031-A12Y6P8	48	32	4	6N	5.5-18	24	12V-2A	TSSOP28
	ODS5031-A24Y6P8	48	32	4	6N	5.5-26	40	24V-1.5A	TSSOP28

1.5 产品对比

表 1-2 ODS507x 系列芯片的产品对比

产品型号 / 外围接口		ODS5070-YBP8	ODS5070-KBQ8	ODS5070-FBQ8	ODS5071P40-YBP8	ODS5071N200-FBQ8	
内置驱动供电电压		-	-	-	6.8~28V	5.5~20V	
GATE DRIVER		-	-	-	3P + 3N	6N	
内置 MOS		-	-	-	-	-	
内置 LDO		-	-	-	3.3V	3.3V	
驱动电源耐压		-	-	-	40V	25V	
高侧浮动 VS 端口耐压		-	-	-	-	200V	
MCU 工作电压		2.2V~3.6V					
最大时钟频率		96MHz					
存储模块	Flash	128Kbyte（带 ECC 校验）					
	SRAM	16KB					
定时器	MCPWM	1(6 组互补，12 个 PWM)					
	WDT	1					
	32Bit TIMER	4					
其他外设	DMA	6 通道					
	Math 模块	1；支持除法,开方,正余弦					
	位置解码	支持 1 个 HALL 定时器模，支持正交编码,CW/CCW 双脉冲					
通信接口	UART	2					
	I2C	2					
	SPI	2					
模拟模块	12bit-ADC (外部通道数)	16	20	20	13	19	
	DAC	8Bit*1					
	ACMP	1					
	PGA	1/2/3					
GPIOs		25	30	37	17	23	
工作温度		-40～+105℃					
封装		TSSOP28	QFN32	QFN40	TSSOP28	QFN40	

1.6 引脚连接图

1.6.1 ODS5070-YBP8

TSSOP28




图 1-2 ODS5070-YBP8 引脚排列

1.6.2 ODS5070-KBQ8

QFN32




图 1-3 ODS5070-KBQ8 引脚排列

1.6.3 ODS5070-FBQ8

QFN40




图 1-4 ODS5070-FBQ8 引脚排列

1.6.4 ODS5071P40-YBP8

TSSOP28




图 1-5 ODS5071P40-YBP8 引脚排列

1.6.5 ODS5071N200-FBQ8

QFN40




图 1-6 ODS5071N200-FBQ8 引脚排列

2 功能介绍

2.1 结构框图

器件内部集成 128 Kbyte 的 Flash，用于存放程序和数据。

ARM® Cortex®-M0+ 处理器是嵌入式 32 位 RISC 处理器，提供卓越的计算性能和先进的中断系统响应。该系列产品内置的 Cortex®-M0+ 核心，与所有的 ARM 工具和软件兼容。

以 ODS507x 为例，说明 ODS507x 的功能框图如下：




图 2-1 ODS507x 功能框图

2.2 产品结构图

2.2.1 ODS5071P40-YBP8

TSSOP28




图 2-1 ODS5071P40-YBP8 产品结构图

3 存储器映射




图 3-1 ODS507x 系列存储器映射

3.1 AHB 地址

表 3-1 ODS507x AHB 地址

AHB Memory Address	Size	Description
0x0000 0000 – 0x0001 FFFF	128KB	主代码空间
0x2000 0000 – 0x2000 3FFF	16KB	SRAM 数据区
0x4000 0000 – 0x4001 FFFF	128KB	APB 总线区(见 APB 地址分配）
0x4002 0000 – 0x4002 03FF	1KB	RCC 时钟复位
0x4002 0400 – 0x4002 07FF	1KB	SYSCFG 系统配置
0x4002 0800 – 0x4002 0FFF	2KB	保留
0x4002 1000 – 0x4002 13FF	1KB	CAN
0x4002 1400 – 0x4002 1FFF	3KB	保留
0x4002 2000 – 0x4002 23FF	1KB	FLASH
0x4002 2400 – 0x47FF FFFF		保留
0x4800 0000 – 0x4800 03FF	1KB	GPIOA
0x4800 0400 – 0x4800 07FF	1KB	GPIOB
0x4800 0800 – 0x4800 0BFF	1KB	GPIOC

3.2 APB 地址

表 3-2 ODS507x APB 地址

APB Memory Address	Size	Description
0x4000 0000 – 0x4000 03FF	1KB	DMA
0x4000 0400 – 0x4000 1BFF	6KB	保留
0x4000 1C00 – 0x4000 1FFF	1KB	TIM13
0x4000 2000 – 0x4000 23FF	1KB	TIM14
0x4000 2400 – 0x4000 2FFF	3KB	保留
0x4000 3000 – 0x4000 33FF	1KB	IWDT
0x4000 3400 – 0x4000 37FF	1KB	保留
0x4000 3800 – 0x4000 3BFF	1KB	SPI0
0x4000 3C00 – 0x4000 3FFF	1KB	保留
0x4000 4000 – 0x4000 43FF	1KB	UART0
0x4000 4400 – 0x4000 47FF	1KB	UART1
0x4000 4800 – 0x4000 53FF	3KB	保留
0x4000 5400 – 0x4000 57FF	1KB	I2C0
0x4000 5800 – 0x4000 5BFF	1KB	I2C1
0x4000 5C00 – 0x4000 5FFF	1KB	保留
0x4000 6000 – 0x4000 63FF	1KB	MATH
0x4000 6400 – 0x4000 67FF	1KB	POSIF
0x4000 6800 – 0x4000 77FF	4KB	保留
0x4000 7800 – 0x4000 7BFF	1KB	MISC
0x4000 7C00 – 0x4000 7FFF	1KB	ANAC
0x4001 0000 – 0x4001 0BFF	3KB	保留
0x4001 0C00 – 0x4001 0FFF	1KB	MCPWM
0x4001 2400 – 0x4001 27FF	1KB	ADC
0x4001 3800 – 0x4001 3FFF	1KB	SPI1
0x4001 4000 – 0x4001 43FF	1KB	TIM15
0x4001 4400 – 0x4001 47FF	1KB	TIM16
0x4001 5800 – 0x4001 5BFF	1KB	DBG

4 引脚功能

见附件

5 功能概要

5.1 ARM® Cortex®-M0+内核

ARM 的 Cortex-M0+处理器是 ARM 处理器中针对嵌入式系统的新一代产品。它提供了一种低成本的平台旨在满足少引脚数和低功耗单片机的需求，同时提供出色的计算性能和先进的系统响应中断。

Cortex-M0+处理器的 32 位微控制器，提供卓越的代码效率，提供 ARM 内核的高性能预期，区别于同等内存大小的 8 位和 16 位器件。Cortex-M0+处理器具有 32 根地址线，存储空间多达 4G。

ODS507x 内置的 ARM 内核，与所有的 ARM 工具和软件兼容。

5.2 存储器

5.2.1 Flash

Flash 由以下部分组成：

- 128 Kbyte 的主 Flash 块：用于存放程序和数据，读取速度为 48M/Word。
- 32 Word 信息块（INFO）：推荐用户使用 INFO 区存储应用程序的参数。
- 选项字节（Option byte）

5.2.2 SRAM

ODS507x 内置最大 16K 字节的 SRAM。

5.3 时钟和时钟树




图 5-1 时钟树

主要时钟源包括：
外部高速晶振时钟，频率 8~16Mhz
内部高速 RC 时钟，频率 32MHz
PLL 高速时钟，最大频率 96MHz
内部低速时钟，频率 32kHz
外部输入低速时钟，频率 32kHz

5.3.1 主系统时钟

- 内部高速 RC 时钟（HSI）：32MHz。
- 外部高速晶振时钟（HSE）：8MHz～16MHz。

• PLL 时钟：由 HSI 或 HSE 倍频后提供时钟信号，最大输出时钟为 96MHz，最小输出时钟为 48MHz。

5.3.2 低速内部振荡器时钟

内部低速时钟（LSI）：32KHz。以下外围硬件能通过低速内部振荡器时钟运行：

• 看门狗定时器（WDT）。

• LPTMR 定时器。

5.4 供电方案

VDD：外部电源，电压范围 2.2 至 3.6V。VDD 引脚为芯片的数字电路、I/O 引脚和内部电压调节器供电；VDD 引脚也为 ADC、电压比较器及运算放大器等模拟部分供电。

5.5 电源监控器

芯片内置上电复位（POR），掉电复位（PDR），可编程电压监测器（PVD）和欠压复位（BOR）电路。当供电电压达到 1.8 V 时，系统即能正常工作。当 VDD 低于指定的限位电压（VPOR/PDR）时，系统保持为复位状态，而无需外部复位电路。

上电期间，欠压复位 BOR 将使器件保持复位状态，直到电源电压达到指定的 BOR 阈值（VBOR）。当禁止 BOR 时，电源供电由 POR 监控。器件中还有一个可编程电压监测器（PVD），它监测 VDD 供电并与 PVD 阈值（VPVD）比较，VPVD 阈值可软件配置。当 VDD 低于或高于 VPVD 阈值时将产生中断，中断处理程序可以发出警告信息。

5.6 低功耗模式

器件支持睡眠模式和停机模式。

• 睡眠（Sleep）模式：只有 CPU 停止，所有外设处于工作状态并可在发生中断/事件时唤醒 CPU 。

• 部分掉电深度睡眠（Deep Sleep）模式：使用 ARM 的 WFI 指令使芯片进入到睡眠模式和深度睡眠模式。部分掉电的深度睡眠模式与睡眠模式相比会关闭部分周边的电源供电而进一步降低芯片的工作电流。部分掉电的深度睡眠模式能通过低功耗 LPTMR 来解除，所以也能进行间歇运行。也可以配置部分 GPIO 作为系统休眠唤醒源。

5.7 复位

5.7.1 系统复位

该产品有以下 5 种方法产生复位信号。

- 通过上电复位（A2D_VDD_RSTN）电路的电源电压和检测电压的比较产生内部复位。
- 因系统复位请求寄存器位(AIRCR.SYSRESETREQ)被置为 1 而产生内部复位。
- 因存储器访问非法导致处理器进入 LOCKUP 状态，进而触发内部复位。
- 通过看门狗定时器的程序失控检测产生内部复位。
- 通过 RSTN 引脚输入外部复位。

内部复位和外部复位相同，在产生复位信号后，从用户自定义的程序起始地址开始执行程序。

5.7.2 电源复位

当以下任一事件发生时，会产生电源复位：

- 上电复位/掉电复位（POR/PDR）
- 欠压复位（BOR）

该芯片内部集成了上电复位（POR）/掉电复位（PDR）电路。该电路始终处于工作状态，以保证系统在供电超过 1.8 V 时正常工作。当 VDD 小于 POR/PDR 阈值时，MCU 将被复位，无需使用外部复位电路。

该芯片内部还集成了欠压复位（BOR）电路。BOR 选项默认不可用，此时电源供电由 POR/PDR 监控。用户可以配置 MCU 选项字节以使能和禁止 BOR 功能。

5.8 系统配置控制器（SYSCFG）

该系列芯片有一组系统配置寄存器。系统配置控制器的主要功能如下：

- 重映射存储器到代码起始区域。
- 管理连接到 GPIO 口的外部中断。
- 管理内部一些模拟信号输出到 IO 的开关。
- 控制 IO 滤波功能。
- 内部噪声滤波器具有开关功能。

5.9 中断与事件

5.9.1 NVIC

嵌套向量中断控制器（NVIC）和处理器核的接口紧密相连，可以实现低延迟的中

断处理和高效地处理晚到的中断。嵌套向量中断控制器管理着包括内核异常等中断。

- 29 个可屏蔽中断通道（不包括 16 个 Cortex-M0+ 的中断线）
- 4 个可编程的中断优先级（使用了 2 位的中断优先级）
- 低延迟的异常和中断处理
- 电源管理控制
- 系统控制寄存器的实现

5.9.2 GPIO 外部中断

GPIO 外部中断模块负责管理来自 GPIO 引脚（PIN0~PIN15）的异步中断请求，并向 NVIC（中断控制器）发起中断请求及向电源管理模块发起唤醒请求。

各 GPIO 引脚的外部中断均可独立屏蔽、使能及配置触发类型。

- 支持多达 16 个 GPIO 外部中断请求（PIN0~PIN15）
- 触发沿可独立配置：支持低电平、高电平、下降沿、上升沿及任意沿触发。
- 每根 GPIO 中断线（PIN0~PIN15）都可单独被触发、屏蔽及清除使能。

5.10 DMA

DMA 模块用于实现外设和内存间或内存和内存间或外设和外设间的数据传输，而不需要 CPU 干预。DMA 模块支持 6 条通道用于外设和存储器之间的数据传输。

DMA 通道传输时共用一个数据缓冲区，基于 Round-Robin 轮询且通道优先级可配的机制进行传输仲裁，每个通道都可进行四种优先级的配置。该缓冲区内含一个 FIFO，大小为 16 x 32-bit。

5.11 电机驱动专用（MCPWM）

MCPWM 模块是一个精确控制电机驱动波形输出的模块。

MCPWM 包含两个 16 位递增计数器，用于提供两个计数周期（以下称为两个时基），它由一个可配置的预分频器驱动。通道 0/1/2 固定使用时基 0，通道 3/4/5 固定使用时基 1。

MCPWM 可产生多种 PWM 输出波形（中心对齐 PWM 波、中心对齐推挽 PWM 波、边沿对齐 PWM 波、边沿对齐推挽 PWM 波等）。

MCPWM 的两个时基是完全独立的，通道 0/1/2 与通道 3/4/5 分别使用两个时基，互不共享计数资源。

MCPWM 模块的主要特性包括：

- 两个 16 位递增计数器，计数范围为−TH～+TH，计数周期为 (TH×2+1)×计数时钟周期
- 可编程的定时器时钟分频器，分频系数可为 1/2/4/8
- 共 6 个 PWM 生成子模块，可输出 12 路独立 PWM 波或 6 对互补 PWM 波
  - 中心对齐 PWM 波形
  - 可自由编程 P/N 通道比较区间，构成非对称 PWM 波形。

- 可自由编程 P/N 通道的死区时间，构成非对称带死区的 PWM 波形。
  - 边沿对齐 PWM 波形
- 可自由编程 P/N 通道的关断门限，构成起始沿对齐、占空比各自可调的 PWM 波形。
- CHP/CHN 在 t0 时刻同时开启，无需死区时间，两路输出相互独立。

• 灵活的自动更新配置，可通过 t0 或 t1 信号触发自动加载寄存器值，更新间隔数为 1~16

• 急停（FAIL）保护输入信号，可将 MCPWM 输出信号置于故障缺省电平。

• 支持 2 路急停信号，分别可以来自芯片 IO 或片内比较器输出，支持有效电平极性选择

• 对急停信号有独立滤波模块，滤波时间 T = TMCLK × CLK_DIV × (FLT_CLKDIV+1)×16

• 每个输出 IO 支持 PWM 硬件控制或软件直接控制两种模式（用于 EABS 软刹车或 BLDC 方波换相控制）

• MCPWM0_TMR0~MCPWM0_TMR3 四路触发信号，可触发 ADC 同步采样

• 时基 0/1 与各通道的比较时刻均可产生中断，共用 IRQ0/IRQ1 两路中断输出

5.12 定时器（TIMER）

• 4 路通用定时器，4 路 32bit 位宽计时器

• 4 路支持捕获模式，用于测量外部信号宽度

• 4 路支持比较模式，用于产生边沿对齐 PWM/定时中断

5.13 QEP 编码器接口

编码器接口支持正交编码信号、符号加脉冲信号、CW/CCW 双脉冲信号三种模式。

QEP 的输入信号 T1/T2/Z 分别来自对应的 GPIO 输入，并经过内部的滤波系数控制。

5.14 Hall 传感器接口

芯片共支持 3 路 HALL 信号输入。

对于输入的 HALL 传感器信号，所进行的处理包括:

• 滤波，消除 HALL 信号毛刺的影响

• 捕获，HALL 输入有变化时，记录当前的定时器值，并输出中断

• 溢出，HALL 信号长时间不发生变化导致计数器溢出，并输出中断

5.15 通用 I/O（GPIO）

每个 GPIO 引脚都可由软件配置成输出、输入（浮空、上拉或下拉）或其它的外设功能端口。多数 GPIO 引脚都与数字或模拟的外设共用。在需要的情况下，I/O 引

脚的外设功能可以通过一个特定的操作锁定，以避免意外情况下发生对 I/O 寄存器的写操作。

5.16 通用异步收发器（UART）

器件内置有 2 个通用异步收发器（UART0/UART1），其通信速率最高可达主时钟的 1/4。支持全双工异步通信、LIN 协议通信等功能。

5.17 串行外设接口（SPI）

SPI 串行外设接口提供了基于 SPI 协议的数据发送和接收功能，该模块支持主机模式与从机模式两种工作形态，可适配各类 SPI Flash、标准 SPI 外设。

控制器内置独立收发 FIFO、DMA 硬件握手、完整中断管理、SPI 引脚直接控制；支持可编程地址宽度、传输位序、时钟极性 / 相位、SCLK 分频与接口时序，地址可配置为 1~4 字节，原生支持 SPI ROM 启动场景。

5.18 I2C 总线

I2C 总线控制器，支持主机与从机两种工作模式，可实现 I2C 总线上的数据收发。

在主机模式下，模块作为 I2C 总线的主机，发起总线传输，生成起始、停止条件，控制 SCL 时钟，驱动 SDA 数据。

在从机模式下，模块 作为 I2C 总线的从机，响应主机的寻址，接收主机发送的数据，或者向主机发送数据。

I2C 模块内置了 Tx/Rx FIFO，用于缓存数据，支持突发传输，减少 CPU 的干预。同时，它还支持 DMA 接口，可与 DMA 控制器配合，实现无 CPU 干预的大数据量传输。

5.19 CAN 控制器

CAN 总线控制器可以处理总线上的数据收发，在本产品中，CAN 控制器具有 4 组筛选器。筛选器用于为应用程序选择要接收的消息。

CAN 控制器中，发送缓冲器（Tx Buffer）包含两组缓冲器：高优先级的主发送缓冲器 （Primary Transmit Buffer，以下简称 PTB）和低优先级的辅发送缓冲器（Secondary Transmit Buffer，以下简称 STB）。PTB 包含一个 Slot，STB 包含两个 Slot，由硬件调度决定发送的顺序。接收缓冲器（Receive Buffer，以下简称 Rx Buffer）获取总线数据，Rx Buffer 包含十个 Slot。Slot 为存储 CAN 的单位（13-byte）

5.20 模拟数字转换器（ADC）

MCU 内集成了 12BIT SAR-ADC 模块，采样可以来自于 24 个外部通道和模拟内

部 CSA 模块，温度传感器模块和内部电源模块信号。

2Msps 采样率，32MHz/96MHz 工作频率，支持自定义转换序列，最多可支持 16 个转换序列；支持转换序列分段配置（1 至 4 段）；支持模拟看门狗（任意序列上下阈值监测）；支持软件与硬件触发（MCPWM/TIMER）；支持过采样求平均与转换结果校准。

ADC 模块包含 16 个序列数据寄存器（ADC_DATA0~15）、1 个校准数据寄存器、1 个过采样求平均数据寄存器及 1 个源数据寄存器。序列配置寄存器可配置段数、触发源与使能；ADC_TGNR 配置每段序列数（TNG0/1/2/3，每段 0-16，最大 16 个序列）。

分软件与硬件触发，每段触发源独立配置（不可同源，防错乱）。硬件源：MCPWM（TRIG0/1/2/3）与 TIMER（TRIG 捕获/匹配）。软件源：ADC_OTR 低 16 位写 0x5AA5（详见 ADC_TGSR）。

5.21 过温检测传感器（MISC_OTS）

OTS 模块用于实时监测芯片内部结温，在温度过高时提供硬件级过温保护，防止芯片因长时间过热烧毁。

可配置的功能：

- 设关断阈值：通过寄存器选择触发过温关断的温度点（135℃ / 140℃ / 145℃ / 150℃四档可选）。
- 设消抖时间：根据应用场景选择消抖时长（0.25ms / 0.5ms / 1ms / 2ms），避免温度抖动导致误关断。
- 消抖使能：可独立开启或关闭消抖功能，灵活适配不同响应速度需求。
- 模块开关：可独立开启或关闭内部温度传感器（不使用时关闭以省电）。
- 状态读取：实时读取当前过温状态，温度降到阈值以下后自动恢复，锁存标志可供软件查询和故障记录。

5.22 电流检测放大器（MISC_CSA）




图 5-2 电流检测放大器电路图

CSA 模块用于实时监测电机相电流或母线电流，为电机控制算法（如 FOC）提供电流反馈，并在发生过流时快速保护功率器件。

可配置的功能：

- 选通道：通过寄存器选择从引脚（GPIO7~12）采集电流信号。
- 调增益：根据采样电阻大小和电流范围，选择 1~64 倍放大。
- 设偏置：配置零电流时的输出电压（如设为电源一半），支持正负电流双向检测。
- 配滤波：根据现场噪声情况，选择片上 RC 滤波，或外接电容滤波，保证信号干净。
- 设过流保护：设定过流阈值和消抖时间（0.5~4μs），电流超标时硬件立即报警，无需软件干预。
- 开关控制：可独立开启/关闭放大器、采样模块和 DAC，低功耗时关闭以省电。

5.23 数学处理单元（MATH）

MATH 是一个计算处理单元，提供了开方、除法、三角函数运算，MATH 模块可

以在不同中断程序和主程序中多次调用且计算结果互不干扰。

硬件加速，减少 CPU 负担

支持以下运算模式：

- 16 位开方运算
- 32 位有符号除法
- 三角函数运算

5.24 FLASH 控制模块（FLC）

FLC 模块是芯片内部 FLASH 的控制模块，提供片上闪存需要的所有功能。在 128K 字节空间内，CPU 执行指令需要少量等待时间。FLC 也提供了 MAIN 区，OPT 区，OTP 区的编程操作。

5.25 独立看门狗（IWDG）

独立看门狗由一个内部独立的 32kHz 的 RC 振荡器（LSI）提供时钟，带一个 32 位的递减计数器。由于该 RC 振荡器独立于主时钟，所以它可在停机模式下运行。IWDG 用于在发生问题时复位整个系统或作为自由定时器为应用程序提供超时管理。

IWDG 具有中断功能，看门狗计数器计到 IWDG_RLR 中配置值时产生中断信号 IWDG_IRQ，它可以提示系统在看门狗复位前保存重要数据或者在低功耗模式下用于定时唤醒。

5.26 调试接口（DBG）

内嵌 ARM 的 SWJ-DP 接口，可以实现串行线 SWDIO/SWCLK 调试接口。

5.27 128 位 UUID

为了方便产品追踪和管理，芯片在制造过程中，会将特有信息写入到 FLASH 的指定区域。芯片在上电的过程中，会将该区域内的数据读出并映射到系统控制中相就的寄存器组中，随时可读查询。

- 查询封装信息，（GPIO 的使用）
- 查询唯一标识码 UUID(128 位）
- 查询硬件规格(FLASH 大小，SRAM 大小)
- 查询芯片保护状态
- 查询芯片加工状态
- 查询芯片功能状态
- 查询芯片版本

6 电气性能指标

6.1 最大绝对额定值

最大额定值只是短时间的压力值。

注意：

- 请勿将芯片在该值或者其他任何超出该推荐值的条件下使用。
- 芯片的最大额定值请参考表 6-1 至表 6-3，超出最大额定值可能导致芯片永久性的损坏。
- 长时间工作在最大额定值下可能影响芯片的可靠性。

6.1.1 极限电压特性

表 6-1 极限电压特性

符号	描述	最小值	最大值	单位
V_{DD}-V_{SS}(1)	外部主供电电压	-0.3	4.0	V
V_{IN}(1)	引脚上的输入电压	-0.3	4.0	

(1). 工艺保证。

7 典型电路

7.1 电源供电




图 7-1 电源框图


7.2 典型应用电路


8 封装参数

8.1 封装尺寸

8.1.1 TSSOP28 封装

TSSOP28 为 9.70 mm x 4.40 mm，0.65 mm 间距的封装。





SYMBOL	MIN	MON	MAX
A	1.05	1.10	1.15
A1	0.05	0.10	0.15
A2	0.90	1.000	1.05
b	0.195	0.220	0.245
c	0.119	0.127	0.135
c1	0.139	0.147	0.155
D	9.6	9.7	9.8
E		6.4 BSC	
E1	4.300	4.400	4.500
e	0.625	0.650	0.675
L	0.45	0.60	0.75
L1		1.00 REF	
L2		0.254	
θ	0°	-	8°


图 8-1 TSSOP28 封装尺寸图

表 8-1 TSSOP28 封装尺寸参数

符号	最小值（mm）	典型值（mm）	最大值（mm）
A	1.05	1.10	1.15
A1	0.05	0.10	0.15
A2	0.9	1.000	1.05
b	0.195	0.220	0.245
c	0.119	0.127	0.135
c1	0.139	0.147	0.155
D	9.6	9.7	9.8
E	6.4 BSC		
E1	4.300	4.400	4.500
e	0.625	0.650	0.675
L	0.45	0.60	0.75
L1	1.00 REF		
L2	0.254		
θ	0°	-	8°

8.1.2 QFN40 封装

QFN40 为 5.0 mm x 5.0 mm，0.4 mm 间距的封装。



REF.	Millimeter			REF.	Millimeter		
	Min.	NOM.	Max.		Min.	NOM	Max.
A	0.70	0.75	0.80	L	0.35	0.40	0.45
A1	0.00	0.02	0.05	b	0.18	0.20	0.23
A3	0.547REF			b1	0.14REF		
D	4.90	5.00	5.10	e	0.40BSC		
E	4.90	5.00	5.10	H	0.35REF		
D1	3.35	3.40	3.45	K	0.40REF		
E1	3.35	3.40	3.45	c	0.203REF		


图 8-2 QFN40 封装尺寸图

表 8-2 QFN40 封装尺寸参数


符号	最小值（mm）	典型值（mm）	最大值（mm）
A	0.70	0.75	0.80
A1	0.00	0.02	0.05
A3	0.547REF		
b	0.18	0.20	0.23
b1	0.14REF		
c	0.203REF		
D	4.90	5.00	5.10
E	4.90	5.00	5.10
D1	3.35	3.40	3.45
E1	3.35	3.40	3.45
e	0.40BSC		
H	0.35BSC		
K	0.40REF		
L	0.35	0.40	0.45

8.1.3 QFN32 封装


QFN32 为 4.0 mm x 4.0 mm，0.4 mm 间距的封装。



TOP VIEW



BOTTOM VIEW



SIDE VIEW

SYMBOL	MIN	MON	MAX
A	0.70	0.75	0.80
A1	0.00	0.02	0.05
A2	0.50	0.55	0.60
A3		0.2REF	
b	0.18	0.20	0.23
D	3.90	4.00	4.10
E	3.90	4.00	4.10
D2	2.80	2.90	3.00
E2	2.80	2.90	3.00
e	0.30	0.40	0.50
H		0.30REF	
K		0.25REF	
L	0.25	0.30	0.35
R	0.09	-	-
c1	-	0.10	-
c2	-	0.10	-

图 8-3 QFN32 封装尺寸图

表 8-3 QFN32 封装尺寸参数

符号	最小值（mm）	典型值（mm）	最大值（mm）
A	0.70	0.75	0.80
A1	0.00	0.02	0.05
A2	0.50	0.55	0.60
A3	0.2REF		
b	0.18	0.20	0.23
D	3.90	4.00	4.10
E	3.90	4.00	4.10
D2	2.80	2.90	3.00
E2	2.80	2.90	3.00
e	0.30	0.40	0.50
H	0.30REF		
K	0.25REF		
L	0.25	0.30	0.35
R	0.09	-	-
c1	-	0.10	-
c2	-	0.10	-

8.2 丝印信息

丝印信息包括了灿瑞 LOGO+ARM LOGO、产品型号和产品批号。其中，产品批号的说明如下表所示。

表 8-4 产品批号说明

产品批次	说明
第 1 和 2 位字符位字符	代表年份，例如 26 是代表 26 年
第 3 和 4 位字符	代表下单当周的数字周号，例如 41 是代表 当年的第 41 周
第 5、6 和 7 位字符	代表批次号，当周如果有多个批次，批号会做区分

8.2.1 TSSOP28 封装丝印




图 8-4 TSSOP28 ODS5070YBP8 丝印示例

8.2.2 QFN40 封装丝印




图 8-5 QFN40 ODS5071(N200)FBQ8 丝印示例

8.2.3 QFN32 封装丝印




图 8-6 QFN32 ODS5070KBQ8 丝印示例

9 订货信息

9.1 订货代码

表 9-1 订货代码

系列	料号	Frequency(MHz)	Flash (kB)	RAM (kB)	Gate driver	Pre-drive supply (V)	Gate floating voltage (V)	Others	Package
507x	ODS5070-YBP8	96	128	16					TSSOP28
	ODS5070-KBQ8	96	128	16					QFN32
	ODS5070-FBQ8	96	128	16					QFN40
	ODS5071-N200FBQ8	96	128	16	6N	5.5-20	200	3.3V LDO	QFN40
	ODS5071-P40YBP8	96	128	16	3P3N	6.8-28		3.3V LDO	TSSOP28
505x	ODS5050-Y8P8	96	64	8					TSSOP28
	ODS5050-F8Q8	96	64	8					QFN40
	ODS5051-N200F8Q8	96	64	8	6N	5.5-20	200	3.3V LDO	QFN40
	ODS5051-P40Y8P8	96	64	8	3P3N	6.8-28		3.3V LDO	TSSOP28
503x	ODS5030-Y6P8	48	32	4					TSSOP28
	ODS5030-F6Q8	48	32	4					QFN40
	ODS5031-N200F6Q8	48	32	4	6N	5.5-20	200	3.3V LDO	QFN40
	ODS5031-P40Y6P8	48	32	4	3P3N	6.8-28		3.3V LDO	TSSOP28
全集成	ODS5031-A12Y6P8	48	32	4	6N	5.5-18	24	12V-2A	TSSOP28
	ODS5031-A24Y6P8	48	32	4	6N	5.5-26	40	24V-1.5A	TSSOP28

9.2 订货包装

表 9-2 产品订货包装

封装	具体型号	包装	每盘数量	每盒数量	每箱盒数	外箱数量
TSSOP28	ODS5070YBP8	编带-13寸	3000	6000	8	48000
TSSOP28	ODS5071(P40)YBP8	编带-13寸	3000	6000	8	48000
QFN40	ODS5071(N200)FBQ8	编带-13寸	3000	6000	8	48000

10 缩略语与术语

10.1 缩略语

缩写	全称	中文描述
AHB	Advanced High-Performance Bus	高级高性能总线
APB	Advanced Peripheral Bus	外围总线
GPIO	General Purpose Input Output	通用输入输出
HSI	High-Speed Internal （ Clock Signal）	高速内部（时钟信号）
IAP	In-Application Programming	在线应用编程
ICP	In Circuit Programing	在电路编程
LSI	Low-Speed Internal （ Clock Signal）	低速内部（时钟信号）
MCU	Microcontroller Unit	微控制单元
OBL	Option Byte Loader	选项字节装载器
SWD	Serial Wire Debug	内核集成的调试口，它是基于 SWD 协议的 2 线调试接口

10.2 术语

名称	中文描述
Byte	字节，8 位数据长度
Half word	半字，16 位的数据或指令长度
Option byte	选项字节，保存在 Flash 中的 MCU 配置字节
Word	字，32 位的数据或指令长度

11 重要提示

灿瑞科技 ORIENT-CHIP和其他灿瑞商标均为上海灿瑞科技股份有限公司的商标。本文档提及的其他商标或注册商标，由各自的所有人持有。

在未经上海灿瑞科技股份有限公司同意下，不得以任何形式或途径修改本公司产品规格和数据表中的任何部分以及子部分。上海灿瑞科技股份有限公司在以下方面保留权利：修改数据单和/或产品、停产任一产品或者终止服务不做通知；建议顾客获取最新版本的相关信息，在下定订单前进行核实以确保信息的及时性和完整性。所有的产品都依据订单确认时所提供的销售合同条款出售，条款内容包括保修范围、知识产权和责任范围。

上海灿瑞科技股份有限公司保证在销售期间，产品的性能按照本公司的标准保修。公司认为有必要维持此项保修，会使用测试和其他质量控制技术。除了政府强制规定外，其他仪器的测量表没有必要进行特殊测试。

顾客认可本公司的产品的设计、生产的目的不涉及与生命保障相关或者用于其他危险的活动或者环境的其他系统或产品中。出现故障的产品会导致人身伤亡、财产或环境的损伤（统称高危活动）。人为在高危活动中使用本公司产品，本公司据此不作保修，并且不对顾客或者第三方负有责任。

上海灿瑞科技股份有限公司将会提供与现在一样的技术支持、帮助、建议和信息，（全部包括关于购买的电路板或其他应用程序的设计，开发或调试）。特此声明，对于所有的技术支持、可销性或针对特定用途，及在支持技术无误下，电路板和其他应用程序可以操作或运行的，本公司将不作任何有关此类支持技术的担保，并对您在使用这项支持服务不负任何法律责任。

所有版权©上海灿瑞科技股份有限公司 2005-2026

上海灿瑞科技股份有限公司
网址：www.orient-chip.com